#3 Server 복습 및 추가 내용

SRAM vs DRAM

 

SRAM -> 지속적 전류 유지

DRAM -> 전류 leak으로 인해 수10ms 정도마다 값 유지를 위해 refresh 필요

 

DRAM에서 row를 통째로 읽어오는 이유?

spatial locality로 인해

 

row memory는 SRAM이기 때문에 실질적으로는 모두 SRAM access이다.

 

왜 64pin을 안쓰고 8pin만 쓰는가?

쓰는 경우도 있다. GDDR -> 그래픽용

CPU 쪽을 생각해보면 이러한 칩이 굉장히 많이 붙는다.

DRAM은 여러개인데 CPU가 1개이기 때문에 normal한 경우에는 CPU 핀 제한에 맞추기 위해 DRAM의 output 핀 수를 줄인다. -> 64 bit을 slicing 해서 보낸다.

 

8bit 씩 burst해서 보낸다.

DQ에서 8번의 burst로 총 64bit가 나가는 것을 볼 수 있다.

 

그런데 row 단위는 64 Byte로 보통 올리는데 8배 뻥튀기는 어디서 되는가?

저기 있는 칩을 8개 붙여놓은 구조로 되어 있다.

그래서 burst 한 번 당 각 칩이 1Byte, 총 8Byte의 burst가 일어나며, 이것이 각 칩에서 8번 발생해 필요한 64 Byte의 용량을 구성한다.

 

만약 64pin이었으면 64*8 개의 pin이 메모리 컨트롤 때문에 필요 -> 너무 많다.

 

 처음에 SDRAM이 나왔을 때는, 1 clock 당 한 번씩 튀어나오게 하는 방식이었다.

때문에 8 조각 낸 것 때문에 빠질 때는 8배의 시간이 소모

 

점차 발전하면서 clock 올라갈때와 내려갈 때 모두 빼는 DDR 방식 도입

Up / Down 될 때를 활용, 같은 pin을 2배로 활용하도록

-> 외부자료 찾아볼것